分页存储管理方式：

将用户程序（进程）的 逻辑地址 空间分成若干个 页 （4KB）并编号，同时将内存的 物理地址 也分成若干个 块或页框 （4KB）并编号

目的：

将进程的各个页离散地存储在内存的任一物理块中，使得从进程的角度看，认为它有一段连续的内存，进程总是从0号单元开始编址

image

因此需要建立一个由页到页框的一一映射的关系，这就是页表

image

系统会为每一个进程建立一张页表，进程执行时，通过查找进程自己的页表，找到每页在内存中的物理块号，从而保证每个进程都能正确运行

由于页表实现了逻辑地址到物理地址的变换，执行的频率非常高，因此页表大多驻留在内存中 ，且需要采用硬件实现。在系统中设置一个页表寄存器（PTR） ，在其中存放页表在内存中的起始地址和页表的长度，平时页表始址和长度存放在各进程的PCB中，当调度到某进程时，才将这两个数据装入页表寄存器中。

页表项结构：

image

前20位即为块号，指示物理内存中的块（也称页框）

P - 存在（Present）标志，用于指明表项对地址转换是否有效。P=1表示有效；P=0表示无效。在页转换过程中，如果说涉及的页目录或页表的表项无效，则会导致一个异常。

R/W - 读/写（Read/Write）标志。如果等于1，表示页面可以被读、写或执行。如果为0，表示页面只读或可执行。

地址变换过程：

1、进程访问某个逻辑地址的数据

2、由逻辑地址的页号(3)，以及页表寄存器中的始址，找到页表并找到对应的页表项(3)

3、由页表项上的块号，找到物理内存中的块号

4、由块号，加上逻辑地址的页内地址，实现了对物理地址数据的定位

5、进程访问该逻辑地址对应的物理地址的数据

image

由上可知，每存取一个数据，需两次访问内存，第一次访问内存中的页表，第二次访问内存中的数据，效率较低

改进：

增设一个具有并行查寻能力的特殊高速缓冲寄存器，称为“联想寄存器”或“快表”，IBM中称为TLB，用于存放当前访问的那些页表项

改进后的地址变换过程：

1、进程访问某个逻辑地址的数据

2、由逻辑地址的页号(3)，先与高速缓冲寄存器中的所有页号比较，若匹配则直接读出块号，若不匹配则再由上面的2、3步骤执行

3、找到页表项后，将此页表项存入快表中，若快表已满，则系统找出一个认为不再需要的页表项将其换出

4、5步骤相同

image

分级页表

原因：

IA-32体系结构中，处理器为32位，可寻址2³²=4GB的虚拟地址空间，若每页大小为4KB，则共分为4GB/4KB=2²⁰=1048576页，因此页表中应有1048576项，每个页表项为4B，则一个页表需要4MB的连续的物理内存，每个进程都需要自身的页表占4MB，将导致大量内存用于保存进程的页表

PS:80386处理器为32位，可寻址4GB逻辑地址，而当时物理内存只有4MB，采用单级页表明显不行

采用两级页表：每页中存2¹⁰项，共分为2¹⁰页，并新增一个页目录表来记录这2¹⁰页表的地址与信息，因此页目录表大小为2¹⁰*4B=4KB放在内存中，需要具体的表再由此读入

解决方法：

1、采用离散分配方式代替原来页表需要的连续物理内存

2、将当前需要的部分页表项调入内存，其余页表项仍驻留在磁盘上，需要时再调入

两级页表：

指向原页表项逻辑地址结构

image

PS：位移量W也称为页内地址 页大小4k 所以页内地址需要12位（2¹²=4k）

VS

指向两级页表项逻辑地址结构

image

PS:外层页号也称页目录表(Directory)，外层页内地址也称页表地址(Table)

image

与页表寄存器(PTR)相同，增设一个外层页表寄存器(CR3)，用于存放外层页表的地址

页目录项结构

image

与页表项结构类似。

分级后的地址变换过程：

1、进程访问某个逻辑地址的数据

2、由逻辑地址中的外层页号(Directory)，以及外层页表寄存器(CR3)中的外层页表始址，找到二级页表的始址

3、由二级页表的始址，加上逻辑地址中的外层页内地址(Table)，找到对应的二级页表中的页表项

4、由页表项中的物理块号，加上逻辑地址中的页内地址(偏移量)，实现了对物理地址数据的定位

5、进程访问该逻辑地址对应的物理地址的数据

image

image

以上分级解决了原来页表需要连续物理内存空间的问题，接下来解决用较少的内存空间去存放大页表的问题

解决方法：

仅把当前需要的一批页表项调入内存，以后再根据需要陆续调入。因此页目录表常驻内存（大小为4KB，地址存在CR3寄存器中），而 进程的页表存于磁盘中，对于页表只需调入一页或几页。由页目录项中的P标记该页表是否在内存中，若不在则产生缺页异常，产生异常中断，请求系统将该页表调入内存