创建STDcell的library
①根据fundry提供的PDK文件，先在cadence library manager中添加STDcell symbol library path（也可直接在cds.lib中直接添加symbol library的path）。完成这一步STDcell的symbol和schematic也应该同时也被导入了对应的STDcell cellview中。
②找到STDcell的GDS文件，将GDS stream In到STDcell symbol library中，合并成一个library。
创建STDcell的spectre
①上图中CellName.txt path处替换为当前STDcellName list的path。csm18ic处替换为当前STDcell library name。
STDcellName的list文档如下图格式：
②在cadence CIW中load “********/copyView.il”。refresh library即可看到STDcell的cellView下生成了一个spectre 。
③给每个STDcell的spectre添加port信息。
上图中CellName.txt path处替换为当前STDcellName list的path。CellPort.txt path处替换为当前STDcellPort list的path。csm18ic处替换为当前STDcell library name。
④在cadence CIW中load “********/fillPort.il”。refresh library即可看到STDcell的cellView下每个spectre都有了port 信息 。
Run simulation
①修改STDcell的cdl中power和ground信息。有时候cdl中用1代表power，0代表ground，此时需要把1修改为vdd!，0修改为gnd！（电路中的名字要与cdl中大小写保持完全一致）。STDcell中的power和ground必须是global设置的。如下cdl实例：
②创建一个反相器schematic测试。如下图：（设置电源电压）
③在launch—>ADE L进入analog design environment，点击Setup—>Model libraries中设置需要用到的lib信息以及STDcell的cdl信息。点击OK运行仿真。设置如下图：
④查看输出信号波形图，检查结果是否正确。在Results->Direct Polt->Main Form如下图为方波输出信号图：
小贴士：
①在STDcell.cdl中筛选出STDcellName.txt；
$grep 'SUBCKT' STDcell.cdl >test.txt
$cat test.txt| awk '{print $1}' >STDcellName.txt
②在STDcell.cdl中筛选出STDcellPort.txt；
$cat test.txt| awk '{print $1,$2,$3,$4……}'>STDcellPort.txt
（在cdl中最多pin个数的值作为print输出的最大$的值，“，“表示每个pin之间用空格分开，不能省略）。
③遇到cadence不同版本信息转换的问题时。此项目的symbol lib信息是CDB转OA的。
在cadence中创建一个文件夹，如CDB。把需要装换的lib放在这个文件夹中，创建一个cds.lib，把需要转换的lib全部添加在这个文件中，格式如下：
DEFINE library_name library_path
在cadence61版本CIW中，Tools->Conversion Tool Box->CDB to OpenAccess Translator
